laporan akhir m1 percobaan 2



 

1. jurnal[kembali]
     




2. Hardware[Kembali]

      


3. video praktikum[Kembali]



   
4. Analisa[Kembali]

Analisa
1.       a.apa yang terjadi jika rangkaian sesuai yang di awal

Table kebenaran
A
B
B’
C
C’
D
B XOR D
A+C’+D
H1
A+B’+C
H2
0
0
1
0
1
0
0
1
1
1
1
0
1
0
0
1
0
1
1
1
0
1
1
0
1
0
1
0
0
1
1
1
1
1
1
0
0
1
0
1
1
1
1
1
0
0
1
1
0
0
0
0
0
1
1
0
1
0
1
0
0
1
0
1
1
1
1
0
1
1
0
0
1
1
1
1
1
1
1
0
1
0
0
1
1
1
1
1
0
0
1
0
1
1
1
1
1
1
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
1
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
0
1
0
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1

1
0
1
0
1
0
1
1
1
1
Berdasarkan table dapat kita lihat bahwa hasil output dari rangkaian 1 tidak sama dengan output rangkaian 2.
Rangkaian 1 : (B XOR D) + (A.C’.D)
Misalkan  A=0,B=1,C=0,D=1,maka : (B XOR D) + (A.C’.D)  = 0 + 1 =1
Rangkaian 2 : : (B XOR D) + (A.B’.C)
Misalkan  A=0,B=1,C=0,D=1,maka : (B XOR D) + (A.B’.C)  = 0 + 0 =0

b.kenapa output dari kedua rangkaian ini sama

Table kebenaran
A
B
C’
D
B XOR D
A+C’+D
H1
A+B+C’
H2
0
0
1
0
0
1
1
1
1
0
1
1
0
1
1
1
1
1
1
0
1
0
0
1
1
1
1
1
1
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
1
1
1
1
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
0
1
1
1
1
1
1
1
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
0
0
0
1
1
1
1
0
1
0
1
0
1
0
1
1
1
1
1
0
0
1
1
1
1
1
1
1

1
0
1
0
1
1
1
1

Berdasarkan table dapt kita lihat bahwa output dari rangkaian 1 sama dengan output rangkaian 2.
Rangkaian 1 : (B XOR D) + (A.C’.D)
Misalkan  A=0,B=1,C=0,D=1,maka : (B XOR D) + (A.C’.D)  = 0 + 0 =0
Rangkaian 2 :  (B XOR D) + (A.B.C’)
Misalkan  A=0,B=1,C=0,D=1,maka : (B XOR D) + (A.B.C’)  = 0 + 0 =0

2.jelaskan kenapa j dan k pada t flip flop di tetapkan 1
                Karena pada jk flip flop saat kedua input bernilai 1maka flip flop akan berubah menjadi flip-flop toggle atau flip-flop T



5. Link Download[Kembali]
     
            Download video simulasi di sini
            Download HTML disini         
       
   

Tidak ada komentar:

Posting Komentar